Fornitura di due unità identiche, presuntivamente composte da:

— chassis, a titolo esemplificativo, tipo «Abaco System VPX 371» per montaggio su rack, ospitante fino a 7 schede a cui fornisce

Alimentazione, raffreddamento, e comunicazione tramite backplane; le 7 posizioni per schede ospitano un computer di controllo, uno switch di comunicazione, e 5 schede generiche con interfaccia bus secondo standard VPX. Una rete dedicata connette 4 delle schede a un’interfaccia Ethernet a 40 Gbit/s,

— computer di controllo su scheda singola (SBC), dotato di CPY CoreI7, 16 GB di RAM, 32 GB di SSD, porta Ethernet a 1 Gb,

— disco a stato solido da 256 GB,

— interfaccia Ethernet a 2 porte QSFP+ da 40 GB/s, implementata come mezzanina FMC montata su scheda VPX; l’interfaccia è interconnessa a 4 delle schede di processamento tramite bus seriale veloce con banda totale di 80 Gbps,

— 4 schede di data processing programmabile dotate di FPGA Zynq UltraScale+.

Lo strumento che sarà fornito è composto da due unità identiche, ciascuna in grado di analizzare fino a 20 segnali radio di

Banda pari a 2 MHz.

Ogni unità sarà composta da (elenco preliminare non esaustivo):

— chassis tipo «Abaco System VPX 371» per montaggio su rack, ospitante fino a 7 schede a cui fornisce alimentazione, raffreddamento, e comunicazione tramite backplane; le 7 posizioni per schede ospitano un computer di controllo, uno switch di comunicazione, e 5 schede generiche con interfaccia bus secondo standard VPX; una rete dedicata connette 4 delle schede ad un’interfaccia Ethernet a 40 Gbit/s,

— computer di controllo su scheda singola (SBC), dotato di CPY CoreI7, 16 GB di RAM, 32 GB di SSD, porta Ethernet a 1 Gb,

— disco a stato solido da 256 GB,

— interfaccia Ethernet a 2 porte QSFP+ da 40 GB/s, implementata come mezzanina FMC montata su scheda VPX; l’interfaccia è interconnessa a 4 delle schede di processamento tramite bus seriale veloce con banda totale di 80 Gbps,

— 4 schede di data processing programmabile dotate di FPGA Zynq UltraScale+ ZU27DR RFSoC, con 8 canali ADC integrati a 12 bit, 4 Gsample/secondo, 930 mila celle logiche, 4272 unità DSP, 256 KB di memoria su chip; ciascuna scheda può analizzare da 5 a 8 segnali di ingresso (a seconda della complessità dell’algoritmo impiegato) ciascuna con una banda di 2 GHz, con una capacità computazionale totale di circa 2,5 tera-ops,

— software di supporto per tutti i componenti, incluso un disegno di riferimento in linguaggio VHDL. Device Driver per sistema operativo Linux e supporto software.

Sono inclusi parti di rispetto per i componenti più critici.

Il sistema sarà fornito assieme ad una libreria di componenti comuni per signal processing, come FFT, ricevitori digitali, filtri, sotto e sovra campionamento.